

氏名	すずき あさみら 鈴木 朝実良
学位(専攻分野)	博士(工学)
学位記番号	博甲第873号
学位授与の日付	平成30年3月26日
学位授与の要件	学位規則第4条第1項該当
研究科・専攻	工芸科学研究科 電子システム工学専攻
学位論文題目	低損失・高速スイッチング素子に向けたエンハンスメントモード GaN-HFET の研究
審査委員	(主査)特任教授 上田大助 教授 野田 実 教授 吉本昌広

論文内容の要旨

本論文は低損失・高速スイッチング素子として期待されているエンハンスメントモード GaN-HFET の研究成果に関するものである。エンハンスメントモード化された GaN 電界効果トランジスタとしてはゲート注入トランジスタ(GIT: Gate-Injection Transistor)が広く知られている。従来の GIT 型 GaN-HFET の p-AlGaN ゲート電極では素子の微細化による閾値電圧の低下が大きいため、微細化による R_{on} 低減が困難である。この問題を解決するために新たなゲート電極材料として P 型 NiO を導入し、微小ゲート構造領域へ NiO 成膜を行うことでトレードオフのない素子の微細化による大幅な低オン抵抗化を実現している。p-NiO ゲート GaN-HFET のデバイスの詳細なプロセスフローが説明された。申請者は p-NiO の成膜法として ALD (Atomic Layer Deposition) 法を開発し、酸素供給量を増加させることで高濃度の P 型電極の形成を図り、GaN FET におけるショートチャネル効果を抑制することに成功した。

ワイドバンドギャップ半導体である GaN では半導体と金属の接続部におけるコンタクト抵抗が大きいため、微細化による R_{on} 低減には困難である。GaN FET のデバイス構造内の抵抗成分解析を行い、 R_{on} を構成している要素の大半をコンタクト抵抗が占めており、 R_{on} を効果的かつ十分に低減するにはコンタクト抵抗の低減が必須であることが明らかにされた。有機金属気相成長(MOCVD: Metal-Organic Vapor Phase Epitaxy)法による Ge ドープ高濃度 n 型 GaN の再成長技術を用いた電極構造を導入することにより、コンタクト抵抗を大幅に低減でき、前述の p-NiO ゲート技術と合わせることで世界最小の R_{on} を有するエンハンスメントモード GaN-HFET を実現した。

NiO ゲートの導入によってゲート電極材料の高い p 型キャリア濃度が実現され、低シート抵抗でのノーマリーオフ化が可能となったこと、Ge ドープ高濃度 n 型 GaN の再成長技術によるコンタクト抵抗の大幅な低減とによって、世界最小の R_{on} を有するエンハンスメントモード GaN-HFET を実現した。

さらに、ピコ秒パルスレーザー堆積(PLD: Pulsed Laser Deposition)法による GaN 膜の結晶成長を研究した。MBE より低温での再成長が可能となり、キャリア濃度を大幅に高めることが可能な PLD 法では低温成長であるためにドーピングにおけるキャリアの取り込み効率が上がり、成

長の異方性から生じるファセット構造も生じなくなる。このため 2DEG と再成長 GaN 層との接触が良好になり、スムーズな形状を得ることができた。ピコ秒レーザ PLD 法による n 型の不純物添加 GaN の結晶成長を実現し、2DEG との接触用電極形成に応用したのは本研究が世界で初めてのものである。

論文審査の結果の要旨

本論文は GaN 電界効果トランジスタの高性能化、特にオン抵抗の削減とエンハンスメントモード化するための仕事関数の大きいゲート電極の形成に関する研究である。申請者は企業に属する研究者であるが、工繊大と共同研究によって、オン抵抗削減のために Ge ドープの GaN エピ再成長技術を開発し、従来の抵抗成分を半減した。またエンハンスメントモード化のために p 型半導体となる NiO 膜をゲート電極とする GaN 電界効果トランジスタを作成し、ドレイン電流を維持しつつ、エンハンスメント化することに成功している。これらの技術的成果は今後の GaN パワーデバイスの研究開発の方向を示し、産業的にも大きな意義の有る研究結果となっている。

申請者が京都工繊大・博士課程在籍中の研究において発表された論文（査読付）のうち、本論文作成の基礎となった論文は下記の 2 件である。

1. “n⁺⁺GaN Regrowth Technique Using Pico-second Laser Ablation to Form Non-alloy Ohmic Contacts”,
R. A. Ferreyra, A. Suzuki, T. Kazumoto, and D. Ueda,
IEEE Electron Device Letters, Vol. 38, No. 8, pp.1079-1081, (2017)
 2. “NiO gate GaN-based enhancement-mode heterojunction field-effect transistor with extremely low on-resistance using metal organic chemical vapor deposition regrown Ge-doped layer”,
A. Suzuki, S. Choe, Y. Yamada, N. Otsuka, and D. Ueda,
Japanese Journal of Applied Physics, Vol. 55, 121001, 1-5, (2016)
- なお、参考資料として、これまでに申請者が筆頭で発表した論文（査読付）を下記に記す。
3. “Fabrication of Bragg gratings with deep grooves in LiNbO₃ ridge optical waveguide”,
A. Suzuki, H. Iwamoto, H. Ito, A. Enokihara,
Microelectronic Engineering 85, p.1417-1420 (2008)
 4. “Dark Current Reduction of Avalanche Photodiode Using Optimized InGaAsP/InAlAs Superlattice Structure”, A. Suzuki, A. Yamada, H. Tanaka, K. Kawai, Y. Ohki
Japanese Journal of Applied Physics Volume41, p.1182-1185 (2002)
 5. “Growth, characterization and avalanche photodiode application of strain compensated InGaAsP/InAlAs superlattice”, A. Suzuki, A. Yamada, H. Tanaka, K. Kawai, Y. Ohki
Journal of Crystal Growth 2237-239, p.1510-1514 (2002)
 6. “Evaluation of nucleation and defects in MBE-grown strained InAs/GaAs quantum structures on variously oriented substrates”, A. Suzuki, J. S. Lee, K. Kuniyoshi, K. Kudo, K. Tanaka
Applied Surface Science Volume60-61, p.631-636 (1992)